应用于双向高压端口的背靠背二极管ESD 防护设计

摘要：基于一款单收发器接口电路进行ESD保护方案设计，文章提出了一种双向高压端口ESD防护结构，并从全芯片角度进行ESD网络规划。电路采用0.18um 1P3M BCD工艺设计，通过了8KV人体模型ESD测试。TLP测试结果表明，双向高压端口正反向热失效电流均达到10A，具备15KV ESD能力，满足电路应用需求。

关键词：双向高压端口；背靠背二极管；ESD防护结构；ESD网络规划；人体模型；TLP测试

中图分类号：TN432 文献标识码：A

文章编号：1009-3044（2024）31-0140-03

开放科学（资源服务）标识码（OSID） ：

0 引言

随着半导体制造技术的迅速发展，更薄的栅氧化层[1]，更短的通道长度，更浅的源/漏极结面深度等先进工艺提升了芯片的集成度，降低了芯片成本，但晶体管的耐电压、耐电流能力也随之下降，静电放电（ESD） 对芯片的可靠性影响越来越大[2]，因此片上ESD 防护结构设计成为芯片设计的重要一环。

本芯片为单收发器接口电路，实际使用通信过程会面对各种不稳定的外部环境，因此总线端口需要足够的耐静电冲击能力，要求达到±15KV的ESD能力，而其他端口也要满足±4KV的ESD能力。不同端口ESD防护器件的设计需满足各自的耐压需求，总线端口由于承受耐压范围为-15～15V，超出了电源电压和地电位的范围，设计的难点在于总线端口的ESD防护结构既要保证总线端口的正负高耐压要求，又能形成总线端口到地的ESD快速泄放通路。

目前，为了满足芯片±15KV 的ESD 能力需求，ESD方案有采用芯片内部集成TVS管，调节MOS管的性能，芯片内部集成SCR结构，其中，TVS管工艺结构制程复杂，设计风险大；MOS管为了能获得高ESD性能，需要牺牲版图面积且工艺调节复杂；SCR结构存在触发电压高和维持电压低的不利因素，存在未开始放电，芯片即击穿或闩锁的可能性。

本芯片ESD设计方案基于0.18um 1P3M BCD工艺，采用创新型背靠背高压三极管并联背靠背高压二极管的ESD防护结构，等效于背靠背二极管结构，此结构既能保证核心电路正常工作，又能实现ESD正负压双向防护功能。相比较SCR、TVS等其他双向ESD 结构，此结构采用工艺支持ESD器件，易与制造工艺集成，器件参数设计有保障，同时抗闩锁能力强。

本文首先介绍了端口静电防护设计的内容和基本原则；然后根据端口的不同耐压需求，重点阐述了双向高压端口的ESD保护结构设计、版图措施，以及双向高压端口内部电路自保护设计方案；其次介绍了常压端口及电源地端口保护结构设计；再介绍了全芯片ESD防护网络；最后对该芯片的ESD测试结果进行说明及分析。

1 端口ESD 防护结构设计

静电防护设计包括端口静电防护器件选择和设计、全芯片静电防护网络设计、ESD防护器件设计规则以及其他可靠性检查。在进行静电防护方案设计时，首先要选择合适的ESD防护器件来泄放电流，ESD器件的设计窗口必须考虑以下基本原则：1） 开启电压必须小于栅氧化层击穿电压；2） 保持电压要高于电路的正常工作电压；3） ESD防护电路工作时，流过其电流要小于器件的热失效电流，防止二次击穿的发生[3]。

在本芯片中，根据端口耐压分为总线高耐压端口和常压端口，需根据各个端口的特性来选择合适的ESD防护器件和设计来满足ESD可靠性设计。

1.1 双向高压端口ESD 设计

单收发器接口电路包含两个总线端口，要求这两个端口具备15KV的ESD能力。总线端口的工作电压范围是-15V～15V，超出了电源电压和地电位的范围，因此总线端口的ESD设计需要满足端口正负电压以及双向放电的需求，本设计采用背靠背串联NPN并联背靠背串联二极管的结构。

本芯片高压端口内部电路器件耐压为24V，所设计ESD 防护结构如图1 所示，图中Q1、Q2 为同类型16V VNPN高压三极管，Q1、Q2的基极分别通过电阻R1、R2和各自的发射极相连，D1为P型高压二极管，D2 为N 型高压二极管。高压三极管的触发电压为22V，P型高压二极管的反向击穿电压为66V，N型高压二极管的反向击穿电压为49V，均高于端口的正常工作电压，电路正常工作时，ESD通路关闭。当正的ESD 电压出现在端口时，D1正向导通，D2反偏，由下方的三极管Q2反向击穿泄放ESD电流；当负的ESD电压出现在端口时，D2正向导通，D1反偏，由上方的三极管Q1反向击穿泄放ESD电流。ESD器件触发电压小于端口内部电路器件的耐压，采用此ESD防护结构，即保证了核心电路正常工作，又实现了ESD双向防护功能。

此ESD防护结构由VNPN三极管反向击穿来实现ESD电流泄放，图2为ESD防护器件VNPN的工艺剖面图，NBL为N型埋层，用于隔离衬底电位的影响。HPW为高压P阱，HNW为高压N阱，当受到ESD脉冲冲击时，其CB结反向击穿即发生在HNW/HPW处，由此来实现ESD防护作用。

ESD防护器件VNPN的版图如图3所示，为了使电流分布均匀，将器件设计成叉指结构。根据工艺中高压NPN三极管的TLP特性曲线可知，在ESD器件的长度固定的情况下，该ESD器件单位宽度尺寸热失效电流IT2 = 5.6mA/um，因为热失效电流与宽度尺寸近似成线性关系，所以将高压NPN三极管的发射区总宽度设计为1 800um，即ESD器件热失效电流约为10A。由ESD器件承受的最大ESD电压VESD = RHBM × IT2，式中RHBM代表人体放电电阻，大小为1 500Ω，器件的二次击穿电流为IT2，因此可知ESD器件承受的最大ESD 电压为15KV，满足端口ESD能力达到15KV的要求。

1.2 双向高压端口自保护设计

双向高压端口的ESD设计不仅包括端口ESD防护结构设计，内部电路也要具备自保护能力来防止端口高压时到电源/地形成通路。输出驱动级电路如图4（a） 所示，在电路设计上，主要有三个方面的设计考虑：

1） 驱动N/P管需要足够的驱动能力，兼备自保护能力；

2） 高压驱动管采用堆叠的方式，其等效电路图如图4（b）所示，防止高压端口电压大于电源电压或高压端口电压小于地电位时，高压端口向电源或地灌电流；

3） 在驱动管源/漏端串联多晶电阻，使得驱动管开启更加均匀。

驱动N管版图设计如图5所示，在版图设计上，高压端口通过每一根电阻R2分别与NMOS管N1的源端相连；同时，驱动管采用叉指分布结构，提高ESD泄放均匀性。驱动P管版图画法与N管一致。

1.3 常压端口ESD 设计

常压端口ESD防护结构为GCNMOS，防护器件选用5V NMOS ESD器件，其栅端需经一电阻接地，使其在芯片正常工作的时候处于关闭状态。常压端口ESD设计如图6所示，在端口受到ESD瞬态正向冲击时，由于栅漏间寄生电容的存在，NMOS上的栅极会耦合一个瞬态正电压，因而达到均匀导通的目的，以提高其ESD防护能力；在端口受到负向ESD冲击时，利用P型衬底与NMOS的漏极产生的寄生二极管正向导通来泄放ESD电流。版图设计上，NMOS使用双叉指结构，目的是使ESD电流均匀泄放。

1.4 电源地端口ESD 设计

电源地端口的ESD防护电路用于泄放电源线上的ESD电流，同时也能为IO端口与电源地之间提供辅助ESD泄放通路。本设计采用电压瞬态检测电路，ESD设计如图7所示，RC充电时间设置为300ns。在电源受到正向ESD脉冲时，由于充电有延时，节点A 初始状态为低电位，使得MP1开启，MN1关闭，NESD 器件导通，大量的ESD 电流从电源泄放到地，达到ESD防护的效果，当充电充满时，节点A为高电位，MN1开启，NESD器件关闭；在电源受到负向ESD脉冲时，NESD器件衬底-漏极寄生二极管正向导通，泄放ESD电流。在本电路中，电源地之间的压差为5V，因此选用5V NMOS ESD器件。版图设计上，NESD遵循ESD规则绘制，如果沟道释放的电流不够，可借助其寄生BJT特性。

2 全芯片ESD 防护设计

ESD防护电路的安排必须全方位地考虑到ESD 测试的各种组合[4]，因为ESD防护能力由整颗芯片最弱处决定的。ESD测试包含六种放电模式，I/O端口要具备防护PD、ND、PS、NS四种模式的静电放电，电源与地之间要具备防护DS、SD两种模式的静电放电。

该款单收发器接口电路使用单电源轨的ESD防护网络，全芯片ESD防护网络如图8所示。

常压端口与电源VCC和地线GND之间的保护共有四种模式，PD模式下ESD通路见图8路径，电流流经正向GCNMOS到达地，再通过寄生二极管D2正向导通泄放到电源；ND模式下ESD通路见路径，电流通过正向NESD到达地，再通寄生二极管D1正向导通泄放到常压IO口；PS模式下ESD通路见路径，电流流经正向GCNMOS泄放到地；NS模式下ESD通路见路径，电流流经寄生二极管D1泄放到常压IO口。

高压端口与电源VCC和地线GND之间的保护共有四种模式，PD模式下ESD通路见路径，电流流经D1、Q2到达地，再通过寄生二极管D2正向导通泄放到电源；ND模式下ESD通路见路径，电流通过正向NESD到达地，再通过D2、Q1泄放到高压IO口；PS模式下ESD通路见路径，电流流经D1、Q2泄放到地；NS 模式下ESD通路见路径，电流流经D2、Q1泄放到高压IO口。

电源地端口的保护，DS模式下ESD通路见路径，电流经过正向NESD泄放到地；SD模式下ESD通路见路径，电流从地经过寄生二极管D2泄放到电源。

通过对全芯片ESD防护网络的分析[5]，ESD通路建立完整。

3 实测结果与分析

该电路流片后功能正常，对流片后的电路进行了人体模型HBM ESD测试，共测试了6颗芯片，测试电压为±4 000V、±8 000V，测试结果如表1所示。将ESD测试的试验电路进行复测，各管脚二极管特H性B与M电阻特性正常，无失效电路，结果表明电路的ESD能力达到±8 000V。

另外，对双向高压ESD防护结构的端口进行了TLP测试，端口ESD特性如表2所示。

通过TLP测试结果可见，端口ESD器件的正负二次击穿电流IT2均达到10A以上，相当于HBM的ESD 能力满足15KV。同时，ESD器件的正维持电压VH为20.3V，负维持电压VH为-17V，在该端口工作电压范围（-15～15V） 以外，避免了ESD事件发生时，芯片出现闩锁现象。通过以上实测数据分析，本芯片采用的背靠背高压三极管并联背靠背高压二极管的ESD防护结构，既能实现15KV的ESD双向防护功能，又具备抗闩锁能力。

4 结论

本文基于一款单收发器接口电路的ESD防护设计，提出了一种新型的背靠背二极管ESD防护结构用于双向高压端口，并对其端口连接的内部电路采用自保护设计。为了满足芯片高可靠性需求，从全芯片的角度来构建ESD防护网络，保证整个芯片的ESD通路全覆盖。电路经流片验证，通过了8KV HBM ESD测试，双向高压端口具备15KV ESD能力，并且能拟制闩锁的发生。为了满足芯片高可靠性要求，应用于双向高压端口的背靠背二极管ESD防护设计，在版图面积上与SCR等双向ESD结构还不具备优势，仍需要进一步优化电路结构来减小芯片成本。

【通联编辑：李雅琪】